BEST AVAILABLE COPY

(54) PROGRAMMABLE READ ONLY MEMORY

(11) 59-29448 (A)

(43) 16.2.1934 (19) JP

(21) Appl. No. 57-139373

(22) 11.8.1982


(71) NIPPON DENKI K.K. (72) KOUICHIROU OKUMURA

(51) Int. CP. H01L27/10,G11C17/00,H01L29/78

PURPOSE: To shorten a channel, and to increase the capacitance of the memory by bringing only the potential of the source of a memory cell selected to a low level on writing while providing a bias applying means for keeping the source

potential of all memory cells at low levels on reading.

CONSTITUTION: When the memory cell M11 is written, the source voltage of an enhancement type MAS transistor T18 is at a high level as voltage V. because a reading signal R is at a low level, and a T14 is conducted because a first row line 41 is at a high level. The currents and voltage of the M11 reach values obtaining practically sufficient writing speed because a bias line 46 is grounded by the T14 in the source of the M11. Since the reading signal R is at a high level on reading, the T18 is not conducted and a T19 is conducted. and both lines 45, 47 are brought to ground potential. Even when currents flow through the line 46 through the M11, the currents are suppressed because the T14 is conducted. Even when the potential of the line 47 rises, the potential can be returned rapidly to ground potential.



⑤ 日本国特許庁 (JP)

①特許出願公開

型公開特許公報 (A)

昭59-29448

到Int. Cl.3 H 01 L 27/10 G 11 C 17/00 H 01 L 29/78

識別記号

广内整理番号 6655-5F 6549-5B 7514-5F 砂公開 昭和59年(1984) 2月16日

発明の数 審査請求 未請求

(全 7 頁)

60プログラマブル・リード・オンリー・メモリ

東京都港区芝五丁目33番1号日

本電気株式会社内

们出 瀰 人 日本電気株式会社

東京都港区芝5丁目33番1号

孫代 理 弁理士 内原晋

20特

昭57-139373

22出

願 昭57(1982)8月11日

72発 阴 뀸 **具村孝一郎**

SIII

1. 発明の名称

プログラマブル・リード・オンリー・メモリー

2. 特許請求の範囲

複数の行旗と前配行線を選択する行デコーター と、賃款の列却と前配列線を選択する列デコーデ ーと、コントロールゲートが前記行縛の一木に接 続され、ドレインが前配列線の一本に接続された 複数個のフローディングゲートを有する不然発性 こメモリーセルのメモリーセルアレイからなるプロ グラマブル・リード・オンリー・メモリーにおい て、データの作き込みの時には選択されたメモリ ーセルのソース単位を非付勢レベルにすると共に それ以外のメモリーセルのソース間位を付勢 レベ ルに保ち、データの肌み出しの時にはナベてのメ モリーセルのソース無位を非付勢レベルに保つための パイプス印加手段を具備することを特徴とするプ ログラマブル・リード・オンリー・メモリー。

3. 発明の抑制な説明

木発明は优気的に脅き込み可能なプログラマブ ル・リード・オンリー・メモリーに関するもので ある。

類似的に非真込み可能なプログラマブル・リー ド・オンリー・メモリーのメモリーセルとして強 化膜と脱化膜の非面のトラップを用いたMNOS 俳道のメモリーモルヤフローティングゲートに出 荷を住入するフローティング構造のメモリーセル などがあり、また、メモリーセルヘデータを作き 込むための電荷の狂入方法としてアパランシェ・ プレークダウンを用いる方法、チャンネルを流れ る肌質の一部をトラップ又はフローティングゲー トに注入するいわゆるチャンネル注入による方式。 また、ほい 絶朋 中に強電界を印加して Fowler-Nordheim 低流によりトラップ又はフローティン グゲートに間荷を注入する方式など精々あるが。 木苑明は作に、フローティングゲート構造でチャ ンネル住入方式のメモリーセルを用いたプログラ **マフル・リード・オンリー・メモリーについての**

データの州自込み符性の改良を意図したものである。

まず、フローティングゲート構造でチャンホル 注入方式のメモリーセルの構造と特性について説 明する。前1回はフローティングゲート標準でデ ャンネル往入方式のメモリーセルの断面図である。 P型のシリコン恭振で上に形成されたソースをお よびドレイン6の上面にシリコン酸化酶1を介し てフローティングゲート2が形成され、原にフロ ーティングゲート2の上面にやはりシリコン酸化 腹 4 を介してコントロールゲート 1 が形成されて おり、N型のソースをかよびドレインをから無牾 3 が専出されてNチャンネルのメモリーセルを構 成している。データを外色込む時にはドレイン 6 とソース5の間に高い爪圧を印加し、コントロー ルゲート1に正の選圧を印加することにより、フ ローティングゲート 2 の下部の P 型シリコン兼板 7の釈而にチャンホルが生じ、ソース5からドレ イン 6 に向かって肌子が流れるが、その電子の一 **船をコントロールゲートに印加された正弦圧によ**

グートとシリコン酸化腫のエネルギーパリアーを 越えさせてやることによりフローティングゲート 中の川子を放出する方法が一般に使用される。 監 外級の服制による消去後のメモリーセルの関係が 圧は、ほぼデータの作在込みの前の関係が圧まで 低下する。

フローティングゲート観のチャンボル往入方式のメモリーセルを用いて構成したイピットのプログラマブル・リード・オンリー・メモリーの従来側の画路を和2回に示す。ドレインが内を込み用の高価圧低級V、に持続され、ゲートがデータのリントを加入のファントが加りの(Metal Oxide—Semiconductor)トランジスタ下にとTiのソースにドレインが接続され、ゲートが加りの列和23に抵続された都りの列消択用エンハンスメント形MOSトランジスクでは、ゲースが犯りの列和23に抵続された都りの列消状用エンハンスメント形MOSトランジスク下2と、ドレインが下1のソースに抵続され、ゲートが把2の列源択用号増予ド2と接続され、ゲートが把2の列源択用号増予ド2と接続され、ゲートが把2の列源択用号増予ド2と接続された那2の列源択用号増予ド2と接続され、ゲースが胡2の列源択用号増予ド2と接続され、ゲートが把2の列源択用号増予ド2と

りフローティングゲートに往入するととによりコ ントロールゲート1から見たメモリーセルの関係 **瓜圧を正方向に移動するものである。従って、デ** ータが背を込まれていないメモリーセルの関値位 正は低く、データが作き込まれているメモリーセ ルの関値低圧は高くなっている。データの骨を込 みに必要とする時間を俎かくするためには、多紋 の電子を効率的にフローティングゲート2に注入 すれば良いが、そのためには、ドレイン6とソー ス5の間に印加する氰圧を大きくしてやり、また コントロールゲート1に印加する電圧を高くして やる必要がある。 佇にドレイン 6 とソース 5 間の **瓜圧はフローティングゲート2への電子の住入の** 効率に似感であり、ドレイン6とソース5間の電 圧を消失させるひとによりデータ界も込みに要す る時間が急敗に低少するととは良く知られている。 一所作も込んだデータを消去する時には、第1回 のよりなフローティング親のメモリーセルにおい ては、衆外級を照射し、フローティングゲート中 の間子のエネルギーを増大させてフローティング

択用エンハンスメント型MOSトランジスタT3 とドレインが終1の列級23と接続され、コント ロールグートが行デコーダー25に第1の行線21 を介して接続され、ソースが疾地されたフローティ ングゲート型チャンネル独入方式の第1のメモリ ーセルは1と、ドレインが貫1の列級23と接続 され、コントロールグートが行デコーグー25亿 棋2の行牌22を介して接続されソースが提過さ れている排2のメモリーセルM2とドレインが銅 2の列級24と接続され、コントロールグートが 行テコーダー25に切りの行牌21を介して単映 された毎3のメモリーセルM3とドレインが剃2 の列級24と投続され、コントロールゲートが行 デコーボー25に餌2の行級22を介して接続さ れソースが接地された第4のメモリーセルN4に より部2回の従来例のプログラマブル・リード・ オンリー・メモリーの回路が构成されている。単 2図の従来例において、例えばM 1 にデータの推 き込みを行なり時には、DIをDI、Yi をハイ レベルにし、)** を摂地質位にするととにより態

1の列級23を選択し、また行デコーボー25に より作1の行線21をハイレベルとし、年2の行 顔22を接地質値にすることにより、第1の列旗 23と第1の行機21の契点に存在するメモリー セルM1にのみドレイン・コントロールゲート共 に商侃圧が印加されデータの許良込みができると とになる。この切合、 V,かよびDIのハイレベ ル、Yi のハイレベル、単1の行粮21のハイレ ペルはデータの作を込みの時はいずれも20V~ 2.5V 程度とするのが一般的である。データの統 み出しの時にはD1を搭板レベルにして、Y1 お よび創1の行題21の無圧を競み出しの時のハイ レベル即ち通常 5 V の頑圧にし、T2のドレイン かよびT3のドレインの接続点に図示していない 軽階から耳底を流し込んでやることによりM1に 丼えられている併報を耽み出すことができる。す なわち、MIにデータが件も込まれていない時に は、M1の関値所圧は読み出しの時の第1の行線 21の低圧より低いためM 1は疎通し、その結果 M1の列線23はローレベルとなるのでT2とT3

. .

竜圧を印加した場合にいわゆるパンチスルー 爪成 により大低硫が硫れ酸燉に至ることがあることな どから明白であろり。毎3図を用いて#2図の従 **浜例のプログラマブル・リード・オンリー・メモ** リーが高低圧下でなければ動作しない理由を説明 する。用2図において印1の列根23および加1 の行料21が選択されてM1にデータを作き込む ものとすると、MIの肌圧・低流符件は抑3回の 曲級31で舞わすことができ、MIに十分速い速 既で料色込みを行なりには Viv 以上の無圧をNI のドレインに印加することによりM1のドレイン・ ソース間に Iw 以上の電流を流す必要があるもの とする。ところで、M2図のT1とT2の直列の 弾通時抵抗による負荷特性を排る図に示すと。ほ 便直線32として設示することが可能でM1の作 性血線との交点を目とし、呉用上十分な速度で弊 も込みができるWE Vw と概成 Iw をMI の特性 **血級上に表示した点は Δ すれば、点 Β は点 Δ よ** δ 右側、ナなわちM1の特性血源において低圧、低 旋共に Vw かよび Iw より大きい部分にあるので

のドレインの接続点の低位もローレベルとなるが、M1にデータが押き込まれている場合は、脱み出しの時の増1の行線21の揺圧よりもM1の関値電圧が高いので非疎通となり、第1の列線23かよびT2かよびT3のドレインの接続点の低位はハイレベルとなるわけである。

ところが、従来の第2個のプログラマブル・リード・オンリー・メモリーには、別意込みの時の 瓶圧即ちゃの間圧、ド1 、ド2 の育意込みの時の のハイレベルの机圧および第1の行榜21、第2の行榜21、第1の行榜21、第1の行榜21、第1の行榜21、第1の行榜21、第上の のの行候22の符意込みの時のハイレベルの配定が、 メモリーセル単体での背き込み特性から決定される カマブル・リード・オンリー・メモリーと必要ン のに近が高いということは、MUSトランスタの 大容別化を阻害するものであることは、シャンネルのMOSトランジスタのドレインに

との場合は十分速い速度でデータの背き込みがで きるのである。ととろが、呉際にメモリーセルを **アレイ状に作成した場合には形情は異なってくる。** すなわち、前述の組合はデータを作き込むメモリ ーセルNIのみについて特えたが、メモリーセル をアレイ状に付成した組合には、データを称き込 まないメモリーセルがデータを出き込むメモリー セルの你も込み你性に思影々を及ぼすからである。 作2回にかいて、M2はデータを作き込まないの て、コントロールゲートは第2の行級22により 接地されているが、ドレインに接続されている郎 1の列機23がハイレベルとなるのでM2のフロ ーティングゲートとドレインのオーパーラップ 郎 の容損による結合でフローティングゲートの気位 が上昇するので作1の列殻23の単圧がある値よ り高くなるとM2が緑通してしまりたとになる。 部3図において曲線33がM2の特性曲線となる ので、その結果第1の列級23から接地に流れる 間旋はM1の特性的投31とM2の特性的殺33 の和すなわち曲線34となる。とのために、負荷

本発明の目的は、新記の欠点を改良しショート チャンネル化、メモリーの大容量化に適したプロ グラマブル・リード・オンリー・メモリーを提供 することにある。

本発明のプログラマブル・リード・オンリー・

能としては新2図の従来例と同一である。新4図 の本発明の一衆権例の回路は、ドレインが脅き込 み用の高電圧無原 Vp に接続され、 グートがデー タ佰号燗子DIに接続されたデータ入力用エンパ ンスメント型MOSトランジスタT11 とT11 のソースにドレインが接続されゲートが作りの列 選択信号端子 Yi と接続され、ソースが用1の列 顔43に接続された併1の列遷択用エンハンスメ ント切MOSトランジニタT12と、 ドレインが T11 のソースに接続され、ゲートが焦2の列西 択信号端子 Yz と接続され、ソースが抓 2 の列線 14と接続された部2の列選択用エンハンスメン ト型MOSトランジスタT13 とドレインが那1 の列級43と接続され、コントロールゲートが行 デコーダー 4.5 に加1の行線 4.1 を介して接続さ れソースが第1のパイアスライン16に接続され た用1のメモリーセルM11 と、ドレインが飾1 の列殻43と接続され、コントロールゲートが行 デコーダー 4 5 に飢 2 の行線 4 2 を介して接続さ れ、ソースが抓2のパイプスライン47に接続さ

メモリーは、複数の行線と前配行機を選択する行 デコーダーと、複数の列線と前配列線を選択択れる 列デコーダーと、コントロールゲートが前配大統 の一本に接続され、ドレインが前配がたれた複数個のフローティングートでアインが あ不輝発性化メモリーセルのメモリーセルアイン からなるプログラマアル・リートンの時には、データの時にして、データの現在して、 にないて、それ以外のメモリーセルのソース にないイレベルに保ち、データの観気に には、すべてのメモリーセルのソース には、すべてのメモリーセルのソース には、すべてのメモリーセルのソース には、すべてのメモリーセルのソース には、すべてのメモリーセルののに には、すべてのメモリーセルの には、すべてのメモリーセルの には、すべてのメモリーセルの には、すべてのがイアス印加手段を具備する ことを特徴とする。

次に本語的によるプログラマブル・リード・オンリー・メモリーの構成および動作を本発明の一 性が例の回路図である第4図とその動作時の特性 図である第5図を用いて詳細に説明する。

** 4 図は木祭明の一段施例である 4 ピットのプログラマブル・リード・オンリー・メモリーで機

れた餌2のメモリーセルM12 と、ドレインが第 2の列級41と接続され、コントロールダートが 行デコーダー45に餌1の行線41を介して接続 され、ソースが削1のパイアスライン46と接続 された飢るのメモリーセルM13 と、ドレインが 第2の列稍11と捺続され、コストロールゲート が行デコーメー45に抓2の行旗42を介して接 統され、ソースが誰2のパイアスライン47に接 続された爪4のメモリーセルM 14 により成るメ モリー部分と、データ肌み出しの時にハイレベル となり、データ引き込みの時にローレベルとなる 肌み出し爪号凡を入力とするインパーターINV とドレインが航み出し瓜圧用の低度圧復原 Vc に 接続され、ゲートがINVの出力部と接続された エンハンスメント顔MOSトランジスタT 18 と、 ドレインがT18 のソースと接続され、ゲートに 肌み出し角号孔が入力され、ソースが接触された エンハンスメント型MOSトランジスタT19と、 ドレインがT18 のソースに接続され、ゲート と ソースが部1のパイアスライン47に接続された

・ディフレション型MUSトランジスタT16と、 ドレインが射1のパイアスライン46に接続され グートが削1の行殺41に接続され、ソースが接地されたエンハンスメント烈MUSトランジスタ T14と、ドレインがT18のソースに接続され、 グートとソースが用2のパイアスライン47に接続されたディブレション型MUSトランジスタT 17とドレインが第2のパイアスライン47に接続され、ゲートが第2の行殺42に接続され、ソースが扱地されたエンハンスメント型トランスタT15からなるパイアス印加手段48により構成されている。

i •

第4図において、例えばM11を育き込む時には、第3図の従来例の場合と同様に、DI、Y2および第1の行験41に背き込みの時のハイレベルを印加し、許き込みを行なりが、件を込みの時には、脱み出し借号Rはローレベルであるので、T18のソースの低圧はVc 電圧のハイレベルとなってなり第1の行例41がハイレベルとなっているのでT14が準値し、第1のパイアスライン

高い方向、外5図上では右方向に移動し、M11~ とM12の合計の低流、ナなわち無1の列級43 から接地へと流れる爪流の特性曲線54が得られ るが、 特性血線 5 4 が急散に立ち上がる点は第3 図の特性曲級34と比較してほぼ Vc 流圧分だけ 右方向に移動する。これに対してT11,Yiの 評通時の抵抗による負荷特性 5 2 は無 3 図の負荷 **特性32と同じとすると、特性曲級54と食荷特** 性52との交点はじとなり、引き込みを行なりメ モリーセルM11 の爪流・爪圧は点Dで表示され、 従来側の場合の第3図に比較してり点は低圧・脱 流とも大きくなり、呉用上十分な料を込み速度を 得ることができるA点に比較して大きな値とする ことが可能となるので従来例の第2図の回路のプ ログラマブル・リード・オンリー・メモリーに比 枚して低൩圧で育ら込みが可能となり、 ショート テャンネル化・大容典化に有利となる。 データの 紙み出しの時には、脱み出し信号Rはハイレベル となるため、T18は 非珠通、T19 は珠通とな り、加1のパイアスライン46、加2のパイアス

- 4 6はローレベルとなっている。また、第2の行 顔42はローレベルとなっているのでT 15 は 非 排摘であり、従って第2のパイプスライン47は ほぼ Vc 爪圧のハイレベルとなっている。第2の パイプスライン47がほぼVc 位圧のハイレベル となっているととは、列粮43の間圧が高くなり、 . M 12 のフローティングゲートの電圧が上昇して も、 M 12 のソースとフローティングゲートの 信 位差は餌2のパイアスタイン47の電圧分だけ小 さくなっているのでM12 の間圧・信流特性は従 来例の年2回の場合よりほぼ Vc 電圧分化け電圧 の高い方向に移動するととにたる。一方、データ を作き込むべきメモリーセルM11 のソースは郭 1 のパイナスライン 4 6 が T 14 により接地にお とされるのでほぼ接地電圧となっているため、M 11 の低流・低圧特性については、第2図の従来 何の場合と何じである。 その結果、第5図に示す ように、M 11 の特性曲線 5 1 は第3回のM 1 1 の特性曲約31と同一となり、M12の特性曲線

ラインイブ共に接地間位となるが、遊択されたメ モリーセルのソースが接続されているパイプスラ インにはメモリーセルを通して電視が流れ込んで くるが、例えばN11 が選択された場合化、従来 何と何様にM11 にデータが竹を込まれていない **納合に郎4回に図示していない経路からת流を流** し込んだ時にNII を通して流れる電流による第 1のパイアスラインの航圧上昇はT14 が終添す るととにより抑さえられるので、週択されたメモ リーセルのソースに接続されるパイアスラインの 爪圧はほぼ接地低位のままである。また選択され ていないメモリーセルのソースにのみ概続される パイプスライン、例えば銀4回における銀2のパ イアスラインの間位はT13 が非評値であり、ま た、 M 12 , M 13 も非溝通で ある一方。 T 1 7 かよびT19は迷通しているので常に接地電位と なっていて、外部からのノイズやリーク環境等に よりM2のパイアスラインの爪位が上升するよう なことが生じても、速やかに接地質位に復帰させ るととができるので試み出しの時には従来例の飢

| 2 向の構成と同等の同路の安定性をもつものである。

以上に本発明の一段施例を用いて評細に説明した通り、本発明のプログラマブル・リード・オンリー・メモリーと比較して低い電圧での背き込みが可能なため、シェートチャンネル化してもパンチスルー単値による破壊が生じにく、大容型のプログラマブル・リード・オンリー・メモリーに適したものであると個する。

尚、究婚例の説明ではイビットのメモリーセル アレイを用いて説明したが、本発明の効果はイビットのメモリーセルアレイを使用した場合にのみ 効果をもつものではなく、むしろ、大容性のメモ リーの場合の効果が大きいことはあきらかである。 さた、説明の都合上、リチャンホルのMO3トラ ンジスタを用いて説明したが、一般の絶様ゲート 型の電界効果トランジスタを用いて構成した場合 でも効果は損われないのはもちろんである。また、 ののパイアス印加手段48は一例であり、本 語明の主旨に辿りように構成されたパイプス別加 手段であれば、図4に示した回路構成にとらわれ ることなく本発明の範囲に含まれることもあきら かである。


4. 図面の前単な説明


#1 図は、プログラマブル・リード・オンリー・ノモリーのメモリーセルの構造図、第2 図は従来のプログラマブル・リード・オンリー・メモリーの構成を示す図、第3 図は従来のプログラマブル・リード・オンリー・メモリーの一名な例の構成をいます図、第4 図は本発明のプログラマブル・リード・オンリー・メモリーの一名な例の構成を示す図、第5 図は本発明のプログラマブル・リード・オンリー・メモリーのデータ件を込みの時の特性を示す図である。


 $M_1 \sim M_4 \cdots \cdots \pm n + \exists \nu \forall \exists \beta$.

代理人 弁理士 內 原









* 3 17

This Page is inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

| u | BLACK BURDERS |
|---|---|
| | IMAGE CUT OFF AT TOP, BOTTOM OR SIDES |
| ۵ | FADED TEXT OR DRAWING |
| | BLURED OR ILLEGIBLE TEXT OR DRAWING |
| | SKEWED/SLANTED IMAGES |
| | COLORED OR BLACK AND WHITE PHOTOGRAPHS |
| | GRAY SCALE DOCUMENTS |
| | LINES OR MARKS ON ORIGINAL DOCUMENT |
| | REPERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY |
| | OTHER: |

IMAGES ARE BEST AVAILABLE COPY.
As rescanning documents will not correct images problems checked, please do not report the problems to the IFW Image Problem Mailbox